单选题 组合逻辑电路在任一时刻的输出状态取决于()

A、 同一时刻输入状态的组合
B、 电路的原有状态
C、 输入状态的历史记录
D、 输入状态的变化趋势
下载APP答题
由4l***nk提供 分享 举报 纠错

相关试题

单选题 4位数值比较器CT74LS85有()组数据输入端。

A、1;
B、2;
C、3;
D、4

单选题 在使用CT74LS112时,若R_0=S_0=0,触发器()。

A、置0;
B、置1;
C、保持原状态不变;
D、状态不定,不允许

单选题 1位数值比较器中,当A=1,B=1时,Y(A>B)、Y(A)、y(a=b)分别为()。

A、0,0,1;
B、0,1,0;
C、1,0,0;
D、1,1,0

单选题 设计一个16选1的数据选择器,需要()位地址信号输入端。

A、3;
B、4;
C、5;
D、6

单选题 用4位加法器CT74LS283将8421BCD码转换为余3码时,B_3B_2B_1B_0应接()。

A、0000
B、0011
C、1100
D、1111

单选题 对于n个变量的逻辑函数,最小项共有()个。

A、n;
B、2n;
C、2^n;
D、n^2

单选题 1位数值比较器中,若不考虑Y(A=B)的输出,只实现Y(A>B)和Y(A)的功能,最少需要()个逻辑门。

A、1;
B、2;
C、3;
D、4

单选题 同步D触发器中,若在CP=1期间,D先为高电平,然后变为低电平,最后又变为高电平,输出Q()。

A、保持低电平;
B、保持高电平;
C、先变为高电平,再变为低电平,最后又变为高电平;
D、保持原状态不变