新建题库12300352_在线真题试卷与模拟练习_新建题库12300352_考试宝

更新时间：试题数量：购买人数：提供作者：

有效期：个月

章节介绍：共有个章节

收藏

我的练习

我的错题
(0道)

我的收藏
(0道)

我的斩题
(0道)

我的笔记
(0道)

专项练习

顺序练习 0 / 0

随机练习 自定义设置练习量

题型乱序 按导入顺序练习

模拟考试 仿真模拟

题型练习 按题型分类练习

易错题 精选高频易错题

学习资料 考试学习相关信息

搜索

题库预览

‎计算11011001B∨10010110B＝(　　)B。

在接口电路中，至少需要一个数据端口和一个状态端口。这是( )

设8255A的A口工作于方式0输入，B口工作与方式1输出，则控制方式字为：()

‎外设向CPU发起中断请求时，会通过电平或边沿信号来触发，8086可以接收中断请求的物理引脚有( )

的 16 位通用寄存器中，___AX___和___BX___除了作为通用寄存器，还可拆分为 4 个 8 位寄存器（(　　)

的 I/O 读指令__IN____的功能是从指定 I/O 端口读取数据送入寄存器，I/O 写指令___OUT___的功能是将寄存器数据写入指定 I/O 端口。若 I/O 端口地址为 03F8H（16 位地址），则在指令中需通过__DX____寄存器存放端口地址（8 位端口地址用 AL，16 位用 DX）。 8259A 是一款可编程中断控制器，其核心功能是______、和，解决多个外部中断源的管理问题。（答案：管理多个外部中断源、实现中断优先级判优、向 CPU 发出中断请求）单个 8259A 最多可管理___8___个外部中断源，通过级联方式（主从结构）最多可扩展至___64___个中断源。 8259A 的引脚___ IR0~IR7___用于接收外部设备的中断请求，__ INT ____引脚用于向 CPU 发出中断请求。 8259A 的___ INTA ___引脚用于接收 CPU 的中断响应信号，__ CAS0~CAS2____引脚用于级联时主从设备的通信（主设备输出，从设备输入）。 8259A 的内部寄存器分为__命令寄存器____和__状态寄存器____两大类，其中前者用于存储控制命令，后者用于反映工作状态。 8259A 的初始化命令字包括___ ICW1、_ ICW2__、__ ICW3____、和 ICW4 ，需按固定顺序写入。 ICW1 的主要作用是设置___中断控制器的工作模式___（如是否级联、中断请求触发方式），ICW2 用于设置___中断类型号___的高 5 位。 ICW3 仅在____级联__模式下需要写入，主设备的 ICW3 用于指明___哪些 IR 引脚连接从设备___，从设备的 ICW3 用于指明___自身的从设备编号___。 ICW4 的主要作用是设置___中断控制器的后续工作模式___（如是否为 8086/8088 模式、是否自动结束中断、是否缓冲模式）。 8259A 的操作命令字包括__ OCW1____、__ OCW2____、和OCW3，可在初始化后随时写入，用于动态修改工作状态。 OCW1（中断屏蔽字）用于屏蔽或允许特定中断源，写入__奇地址____端口，某位置 1 表示____屏蔽__对应中断源的请求。 OCW2 的主要作用是设置___中断优先级管理方式___（如全嵌套、特殊全嵌套、循环优先级）和____中断结束方式__（如普通 EOI、特殊 EOI）。 8259A 的中断触发方式有两种：（电平触发）和（边沿触发），由 ICW1 配置。 8259A 的状态寄存器主要包括____中断请求寄存器__（IRR，记录未被响应的中断请求）和______中断服务寄存器（ISR，记录正在处理的中断）。 8255A 的 I/O 端口地址由______和______引脚决定，通常 A1、A0 分别对应端口选择（PA 口：A1A0=00，PB 口：01，PC 口：10，控制口：11）。（1、A0） 8255A 的____ CS*（片选）__引脚为片选信号（低电平有效），仅当该引脚有效时，芯片才能响应 CPU 的 I/O 操作。

的计数初值 N 的取值范围：二进制计数时为__1~65535_（0000H-FFFF 若 8253 的 CLK 输入频率为 1MHz，计数初值 N=1000，则模式 3 下 OUT 输出方波的频率为___1kHz（1MHz/1000）___。（）1.8253定时器/计数器内部有3个定时/计数器，其中工作方式1为方波发生器。（）2. 标号是指令语句的标识符，用来表示该指令所在内存单元的地址。标号常用作转移指令、循环指令或子程序调用指令的操作数，标号有5个属性。（）3. MOV DS,1000 （）5. IN AL,DX （）6. 中断分为内部中断和外部中断，外部中断又分为非屏蔽中断NMI和可屏蔽中断INTR。（）7. CLD指令的意思是将方向标志DF置1。（）8. 在一个汇编源程序中，数据段是必不可少的。（）9. 8086指令操作数可以放在存储器、寄存器或指令中，我们把指令中寻址操作数的方式称为寻址方式。（）10. 8251A是一个串行接口芯片，可以进行同步和异步数据通信。（）11、MOV DS,2000 （）13、LES ES，[SI] （）14、IN AX，[3FH] （）15、MOV AX，30 （）17. CPU不能够直接访问Cach （）18. MOV CS,1000 （）20. OUT 20H,AX （）21. OR AL, F0H能使寄存器AL中的高4位清0，低4位置1。（）22. 微处理器在运行过程中是在时钟脉冲的控制下执行每个操作的，每个时钟脉冲的持续时间称为一个时钟周期，4个及以上时钟周期可以构成一个总线周期。（）23. 8086的AL （）24. 冯.诺依曼理论认为，计算机由控制器、运算器、存储器、输入设备、输出设备五大部件组成。（）25. 8237DMA控制器内部有且仅有2个DMA通道，每个通道都有64KB的寻址能力。（）26. 8255A的B口不能工作在方式2即双向选通输入输出方式。（）27. 8086系统中，只有当标志寄存器IF=0时，才能响应来自INTR引脚的中断请求。（）28. 中断向量表放在存储器的最低端共1024个字节，可存放256个中断向量。（）29. DMA控制器只能处于空闲周期工作方式。（）30.8086系统中，二地址指令的操作数的物理位置不可安排在两个主存单元中。（）31.在程序执行过程中，IP寄存器中始终保存的是下一条指令的首地址。（）32. 8255A的方式选择控制字和C口按位置位/复位控制字是写入不同端口的。（）33. 从CPU的NMI引脚产生的中断叫做不可屏蔽中断，他的响应不受IF的影响。（）34. 在OUT PORT，AL中，PORT可以指某一可编程接口芯片的状态口。（）35. 对于8位二进制数而言，[-128]补=[-128]反+1。（）36. 一个n位二进制数可以表示（2^n）-1种不同的状态。（）37.堆栈中的进栈操作PUSH是将数据压入堆栈。进栈操作时，先将SP指针减1后再将数据压栈（）38. 8086系统中，内存分为4个逻辑段，其中数据段段基址存放在段寄存器DS中，16位偏移地址通常采用BX、SI、DI寄存器存放. （）39.指令MOV DX，DS：[AX] 执行的结果是将数据段一个字单元的内容送给DX。（）40.判断指令IN AX，115H的正确性 ‍（）41判断指令MOV AX，[BP][DI]的正确性（）42. ‍若AL的内容为C3 （）43.数据定义语句“VAR DW 100 DUP(?)”定义了一个大小为200个字节的存储区。（）44宏指令和子程序都是简化编程的有效手段。（）45在汇编程序中，每个段都以符号 SEGMENT 作为段的开始，以语句 ENDS 作为段的结束。. （）46定义含有多个字符的字符串，可以使用(　　)（）47存储器按存取介质可分为SRAM和DRAM。（）48 ‌EPROM上存储的数据只能由厂家在出厂时写入，然后就不可更改。（）49.SRAM的基本存储单元由6只MOS 管构成。这种存储电路的读出是非破坏性的，数据读出后原单元信息仍保持不变。（）50程序查询I/O 方式最主要的缺点是CPU效率不高。（）51接口就是端口。（）52无条件传送方式，微处理器与外设是并行工作的。（）53.中断的产生是随机的。（）54. ‏CPU处理中断是按一定顺序进行，最高优先处理的中断是NMI中断。（）55.微型计算机系统的硬件是由CPU、存储器、I/O接口和外部设备组成。（）56.8086CPU的地址线是20位，所以其可寻址的内存空间为1MB。（）57.中断向量表存放的是中断服务程序的入口地址。（）58.并行接口的数据传输速率一定比串行接口快。（）59.存储器芯片的片选信号有效时，该芯片一定处于工作状态。（）60.8086微处理器是16位微处理器，这意味着它的数据总线和地址总线都是16位的。（）61. 堆栈是一种后进先出（LIFO）的数据结构，常用于存储临时数据或保护现场。（）62. DMA（直接内存访问）方式下，CPU不再参与数据的传输过程，而是由DMA控制器负责数据的读写。（）63. 在微机系统中，接口电路是连接CPU与外部设备之间的桥梁，用于实现数据、控制信号和状态信号的传输。（）64. 微机的指令系统是指微机所能执行的所有指令的集合，它决定了微机的功能和性能。（）65. 在8086微处理器中，物理地址是由段地址和偏移地址通过某种运算得到的。（）66. 中断优先级是指当多个中断同时发生时，CPU响应中断的先后顺序。（）67. 在微机系统中，程序计数器（P （）68. 8086微处理器的指令队列长度为6个字节，这意味着它可以同时预取6条指令。（）69. 在微机系统中，存储器的层次结构主要是为了解决存储器的速度、容量和成本之间的矛盾。（）70. 中断响应过程中，CPU会自动将当前指令的地址压入堆栈，以便中断返回时能够恢复执行。（）71. 在微机系统中，并行接口和串行接口都是用于连接外部设备的，但它们的传输方式不同。（）72. DMA控制器在数据传输过程中，不需要CPU的干预，但数据传输完成后需要CPU进行后处理。（）73. 在8086微处理器中，段寄存器用于存储段的起始地址，而偏移地址则存储在指令或数据中。（）74. 在微机系统中，中断服务程序是用户编写的用于处理特定中断的程序。（）75. 在微机系统中，定时器/计数器8253通常用于产生定时中断或实现计数功能。（）76.在微机系统中，CPU 对存储器进行读写操作时，数据线和地址线是同时有效的。（）77. 汇编语言程序中的标号代表了指令的地址。（）78. 8255 （）79. 8259 （）80.微机系统中的总线包括数据总线、地址总线和控制总线，其中数据总线是双向的。（）81.8086系统中，只有当标志寄存器IF=1时，才能响应来自NMI引脚的中断请求。（）82. EPROM、EEPROM和闪存内的信息都可以通过不同方式被重复擦除。（）83. SRAM的速度比DRAM快，一般用于作为微机系统中的高速缓存（Cach （）84.数据段的段基址必须存放在段寄存器 DS 中，无法通过段超越前缀修改。（）85.8086 系统中，内存物理上被固定划分为 4 个逻辑段（代码段、数据段、附加段、堆栈段）。立即寻址方式中，操作数直接存放在指令代码中，取出指令时即可获得操作数，无需访问内存。（）

在Debug中，用“d 075A:110 11F”查看内存，结果如下： 075A:0110 B8 00 00 (　　) 07 00 B8 4C —(　　) 21 F3 69 20 8A 03 A1 那么，字型数据 00B8H对应的地址为（）。

对于8086CPU，正确的指令是（）。 A.INC WORD PTR DS: B.MOV ES:,DS:

中断向量表占用内存地址空间为（）

已知某数据段定义如下： MYDATA SEGMENT D1 DB 5 DUP 29FFH B.2800H C.2FFFH D.27FFH 127采用查询方式进行I/O数据传送的优点是（）。 128如果要控制的外部设备是发光二极管，应选用的最佳输入输出控制方式是（）。

‎标志寄存器中和中断相关的标志位是（）

253.25= 11111101.01 B.

的算术运算指令（如 AD 串操作指令（如 MOVS PUS JMP 指令是无条件转移指令，无论何种寻址方式，执行后均会改变 IP（或 CS+IP）的值，跳转到目标地址执行指令。（）逻辑运算指令（如 AN 指令MOV CS, AX是合法指令，可通过寄存器 AX 修改代码段寄存器（CS）的内容。（）相对寻址方式仅用于转移指令，偏移量是 8 位或 16 位有符号数，目标地址 = 当前 IP 值 + 偏移量。（）基址 + 位移量寻址（如[BX+100H]）中，有效地址 E IN

关于ICW和OCW说法正确的是（）

要将AL寄存器的最高位(　　)置为1，同时保持其他位不变，应使用 OR / or / 或运算指令。

CPU 内部按功能分为___总线接口单元(　　)___和____执行单元(　　)__两大模块，其中___ BIU___负责指令的读取和译码，___EU___负责指令的执行和数据运算。

的段寄存器共有 4 个，分别是___CS___(　　)、DS(　　)、ES(　　)和___SS___(　　)，其中___CS___不能通过 MOV 指令直接修改。

的读总线周期中，在____T1__状态，CPU 通过地址总线输出内存或端口地址；在___T3___状态，CPU 发出___RD___(　　)有效，读取数据总线上的数据。

的写总线周期中，T1状态与读周期相同(　　)，在___T3___状态，CPU 发出WR(　　)有效，同时将数据送上数据总线。

1 2

更多题库