计算机组成原理_在线真题试卷与模拟练习_计算机组成原理_考试宝

更新时间：试题数量：购买人数：提供作者：

有效期：个月

章节介绍：共有个章节

收藏

我的练习

我的错题
(0道)

我的收藏
(0道)

我的斩题
(0道)

我的笔记
(0道)

专项练习

顺序练习 0 / 0

随机练习 自定义设置练习量

题型乱序 按导入顺序练习

模拟考试 仿真模拟

题型练习 按题型分类练习

易错题 精选高频易错题

学习资料 考试学习相关信息

搜索

题库预览

0100 题目将十进制数( 0.623 ) 10 转换为8421BCD码，正确结果为（）。 ( 0.011000100011 )(　　)( 011000100011 )(　　)提示 ( 0.011000100011 )(　　)将十进制数( 49 ) 10 转换为二进制数，正确结果为（）。 ( 110001 ) 2 ( 100011 ) 2 ( 111001 ) 2 ( 100111 ) 2 提示 ( 110001 ) 2 题目在控制器中，部件（）用于接收并保存从内存读出的指令内容，在执行本条指令的过程中提供本条指令的主要信息。指令指针IP 地址寄存器AR 指令寄存器IR 程序计数器P 指令寄存器IR 题目随着CPU速度的不断提升，程序查询方式很少被采用的原因是（）。硬件结构复杂硬件结构简单 CPU与外设串行工作 CPU与外设并行工作提示 CPU与外设串行工作题目变址寻址方式中，操作数的有效地址等于（）的内容加上变址偏移量。基址寄存器堆栈指示器变址寄存器程序计数器提示变址寄存器题目在统一编址方式下，存储单元和I/O设备是靠指令中（）来区分的。不同的地址不同的数据不同的数据和地址上述都不对提示不同的地址题目浮点数中，阶码（）。必须是纯整数，但可正可负必须为正数，可以是整数或小数只能用移码表示位数决定了浮点数的数值精度提示必须是纯整数，但可正可负题目运算器的主要功能是进行（）。逻辑运算算术运算逻辑运算和算术运算只作加法提示逻辑运算和算术运算题目指令的执行通常有读取指令、执行指令和分析指令等几个步骤，他们的执行顺序应该是（）。 ①读取指令、②执行指令、③分析指令 ①读取指令、③分析指令、②执行指令 ③分析指令、②执行指令、①读取指令 ②执行指令、①读取指令、③分析指令提示 ①读取指令、③分析指令、②执行指令题目输入输出指令的功能是（）。进行算术运算和逻辑运算进行主存与CPU之间的数据传送进行CPU和I/O设备之间的数据传送改变程序执行的顺序提示进行CPU和I/O设备之间的数据传送题目已知[X] 原 =110101，[X] 移 =（）。 101011 001011 101010 010101 提示 001011 题目两个补码数相减，若它们的符号位不同则（）产生溢出。有可能没有可能一定会一定不会提示有可能题目存取周期是指（）。存储器的写入时间存储器的读出时间存储器进行一次读操作和一次写操作之间所需要的最短时间存储器进行一次完整的读写操作所需要的全部时间提示存储器进行一次完整的读写操作所需要的全部时间题目在Cache的地址映像中，若主存中的任意一块均可映射到Cache内任意一块位置上，这种方法称为（）。全相联映射直接映射组相联映射混合映射提示全相联映射题目程序计数器PC主要用于解决指令的执行次序。 √ × 提示 √ 题目定点小数表示中，只有原码能表示-1。 √ × 提示 × 题目 CISC计算机使用的寻址方式简单，指令条数少，操作功能简单。 √ × 提示 × 题目 MIPS计算机的运算器部件，主要由128个寄存器组成的寄存器堆和一个执行数据运算的ALU组成。 √ × 提示 √ 题目主存储器由存储体、读写电路、地址译码电路和控制电路等部分组成。 √ × 提示 √ 题目同步通信方式下，所有设备都从同一个时钟信号中获得定时信息。 √ × 提示 √ 题目 (1).微程序控制器是通过（）的衔接区分指令执行步骤的。微指令地址控制存储器微指令寄存器微程序控制器硬连线控制器简单复杂提示微指令地址题目 (2).微程序控制器的控制信号被读出后，还需经过一个（）送到被控制部件。微指令地址控制存储器微指令寄存器微程序控制器硬连线控制器简单复杂提示微指令寄存器题目 (3).相对硬连线控制器，微程序控制器的设计与实现（）。微指令地址控制存储器微指令寄存器微程序控制器硬连线控制器简单复杂提示简单题目 (4).为了获得快一些的运行速度，控制器部件应选择（）。微指令地址控制存储器微指令寄存器微程序控制器硬连线控制器简单复杂提示硬连线控制器题目 (5).（）是微程序控制器的核心部件。微指令地址控制存储器微指令寄存器微程序控制器硬连线控制器简单复杂提示控制存储器题目 (1).运算器的首要功能是完成对数据的（）。加减法运算算术和逻辑运算 ALU 内部寄存器乘商寄存器多路选择器多路分配器提示算术和逻辑运算题目 (2).运算器暂存数据和中间结果的功能，由（）承担。加减法运算算术和逻辑运算 ALU 内部寄存器乘商寄存器多路选择器多路分配器提示内部寄存器题目 (3).RISC系统中，通常选用专门的（）来保存除法和乘法的计算结果。加减法运算算术和逻辑运算 ALU 内部寄存器乘商寄存器多路选择器多路分配器提示乘商寄存器题目 (4).定点运算器中，通常采用几组（）电路实现相互连接，以便传送数据。加减法运算算术和逻辑运算 ALU 内部寄存器乘商寄存器多路选择器多路分配器提示多路选择器题目 (5).运算器内部包含的（）个数会影响到读写存储器的频率，还会影响到系统的运行速度。加减法运算算术和逻辑运算 ALU 内部寄存器乘商寄存器多路选择器多路分配器提示内部寄存器题目 (1).（）的核心问题在于，需要CPU不断地查询I/O设备接口是否准备就绪。程序查询方式直接存储器存取方式并行工作同步运行中断源 CPU DMA控制器 I/O通道控制方式 I/O处理机方式提示程序查询方式题目 (2).中断方式的出现，使CPU与外设（）成为可能。程序查询方式直接存储器存取方式并行工作同步运行中断源 CPU DMA控制器 I/O通道控制方式 I/O处理机方式提示并行工作题目 (3).在整个中断事件中，能引起或发出中断请求的设备称为（）。程序查询方式直接存储器存取方式并行工作同步运行中断源 CPU DMA控制器 I/O通道控制方式 I/O处理机方式提示中断源题目 (4).直接存储器存取方式进行信息传送前的预处理，是由（）完成的。程序查询方式直接存储器存取方式并行工作同步运行中断源 CPU DMA控制器 I/O通道控制方式 I/O处理机方式提示 CPU 题目 (5).大型计算机的输入/输出任务比较繁重时，应该选择（）来承担任务。程序查询方式直接存储器存取方式并行工作同步运行中断源 CPU DMA控制器 I/O通道控制方式 I/O处理机方式提示 I/O处理机方式题目写出X＝10111101的补码表示，正确结果为（）。

10001110 题目将十进制数(0.73) 10 转换为8421BCD码，正确结果为（）。 ( 0.01110011 )(　　)( 0.10111010 )(　　)提示 ( 0.01110011 )(　　)将十六进制数(1A5) 1 6 转换为十进制数，正确结果为（）。 ( 421 ) 10 ( 437 ) 10 ( 405 ) 10 ( 805 ) 10 提示 ( 421 ) 10 题目程序计数器PC属于（）的子部件。运算器控制器主存储器外存储器提示控制器题目在采用DMA方式的I/O系统中，其基本思想是在（）之间建立直接的数据通路。 CPU与外设主存与外设 CPU与主存外设与外设提示主存与外设题目相对寻址方式中，有效地址等于（）加上偏移量。基址寄存器内容栈指示器内容变址寄存器内容程序计数器内容提示程序计数器内容题目在独立编址方式下，存储单元和I/O设备是靠（）来区分的。不同的地址和指令代码不同的数据和指令代码不同的数据和地址不同的地址提示不同的地址和指令代码题目浮点数的数值精度取决于（）。阶码的位数尾数的位数阶码采用的编码尾数采用的编码提示尾数的位数题目 ALU完成运算后要输出运算结果，但下列选项（）不是运算器给出的结果特征信息。是否溢出有无进位结果是否为零时钟信号提示时钟信号题目指令流水线需要处理好（）、数据相关、控制相关3个方面问题。结构相关指令相关地址相关逻辑相关提示结构相关题目关于操作数的来源和去处，表述不正确的是（）。第一个来源和去处是CPU寄存器第二个来源和去处是外设中的寄存器第三个来源和去处是内存中的存贮器第四个来源和去处是外存贮器提示第四个来源和去处是外存贮器题目已知[X] 原 =110100，[X] 移 =（）。 101100 001100 101011 011011 提示 001100 题目两个补码数相加，在符号位（）时一定不会产生溢出。不同相同都是1 都是0 提示不同题目某存储器容量为64K×16位，则（）。地址线为32根，数据线为16根地址线为16根，数据线为16根地址线为15根，数据线为15根地址线为16根，数据线为15根提示地址线为16根，数据线为16根题目虚拟存储器管理系统的基础是程序的局部性原理，因此虚存的目的是为了给每个用户提供比主存容量（）编程空间。小得多的逻辑大得多的逻辑小得多的物理大得多的物理提示大得多的逻辑题目硬连线控制器中，每条指令不同的执行步骤是通过控制信号形成部件的不同编码状态来区分的。 √ × 提示 × 题目长度相同格式不同的浮点数中，若其他规定均相同，则尾数长、阶码短的浮点数可表示的数值范围大、精度低。 √ × 提示 × 题目计算机的指令越多，功能越强越好。 √ × 提示 × 题目定点数的表示范围有限，如果运算结果超出表示范围称为溢出。 √ × 提示 √ 题目在Cache的地址映像中，全相联映像的块冲突率低、访问速度快。 √ × 提示 × 题目中断服务程序的最后一条指令是中断返回指令。 √ × 提示 √ 题目 (1).通常情况下，一条指令由操作码和（）两部分组成。操作数地址定长变长操作数操作码形式地址物理地址编译程序汇编程序提示操作数地址题目 (2).（）的操作码方案有利于简化计算机的硬件设计，提高指令译码和识别的速度。操作数地址定长变长操作数操作码形式地址物理地址编译程序汇编程序提示定长题目 (3).在指令中直接给出一个（）称为立即数。操作数地址定长变长操作数操作码形式地址物理地址编译程序汇编程序提示操作数题目 (4).在一条指令中表示操作数的地址，通常称为（）。操作数地址定长变长操作数操作码形式地址物理地址编译程序汇编程序提示形式地址题目 (5).汇编语言需要经过（）的翻译，才能在计算机中执行。操作数地址定长变长操作数操作码形式地址物理地址编译程序汇编程序提示汇编程序题目 (1).加法器是由（）和相应的逻辑电路组成的。半加器全加器原码补码数据校验检查溢出正确错误异或与或提示全加器题目 (2).定点数的加减法可以由带符号位的原码、反码和补码直接参与运算，其中（）加减法运算的实现规则最简单，电路实现也最方便。半加器全加器原码补码数据校验检查溢出正确错误异或与或提示补码题目 (3).执行补码加减法运算一定要（），否则无法确定是否正确。半加器全加器原码补码数据校验检查溢出正确错误异或与或提示检查溢出题目 (4).使用双符号位执行加减法运算后，若两个符号位不同，即出现01和10，表示运算结果（）。半加器全加器原码补码数据校验检查溢出正确错误异或与或提示错误题目 (5).在数值运算中数值位向符号位进位，或符号位向更高位进位产生的溢出，可以用这两个进位输出的（）操作来判断。半加器全加器原码补码数据校验检查溢出正确错误异或与或提示异或题目 (1).动态存储器DRAM与静态存储器SRAM的读写方法（）。大致相同，断电后数据丢失不同，断电后数据不会丢失成本较低，存取速度较慢成本较高，存取速度较快既可读出又可写入信息只能读出不能写入信息提示大致相同，断电后数据丢失题目 (2).相对静态存储器SRAM，动态存储器DRAM（）。大致相同，断电后数据丢失不同，断电后数据不会丢失成本较低，存取速度较慢成本较高，存取速度较快既可读出又可写入信息只能读出不能写入信息提示成本较低，存取速度较慢题目 (3).相对动态存储器DRAM，静态存储器SRAM（）。大致相同，断电后数据丢失不同，断电后数据不会丢失成本较低，存取速度较慢成本较高，存取速度较快既可读出又可写入信息只能读出不能写入信息提示成本较高，存取速度较快题目 (4).只读存储器ROM，在程序的执行过程中（）大致相同，断电后数据丢失不同，断电后数据不会丢失成本较低，存取速度较慢成本较高，存取速度较快既可读出又可写入信息只能读出不能写入信息提示只能读出不能写入信息题目 (5).随机存取存储器RAM，在程序的执行过程中（）。大致相同，断电后数据丢失不同，断电后数据不会丢失成本较低，存取速度较慢成本较高，存取速度较快既可读出又可写入信息只能读出不能写入信息提示既可读出又可写入信息题目已知X＝0.1101，求[X] 反，正确结果为（）。 01101 00010 10010 10011 提示 01101 题目已知X＝0.1101，Y＝- 0.0111，求[X + Y] 补，正确结果为（）。 00110 11100 00100 溢出提示 00110 题目将十进制数47化成二进制数，正确结果为（）。 ( 101111 ) 2 ( 111101 ) 2 ( 111100 ) 2 ( 001111 ) 2 提示 ( 101111 ) 2 题目将十进制数 -0.276化成二进制数，要求小数点后保留7位数值位，正确结果为（）。 ( -0.0100011 ) 2 ( -0.0100110 ) 2 ( 1.1100011 ) 2 ( 1.0110010 ) 2 提示 ( -0.0100011 ) 2 题目指令周期是CPU（）的时间。执行一条指令从主存中读取一条指令分析一条指令从主存中读取一条指令并分析、执行这条指令提示从主存中读取一条指令并分析、执行这条指令题目在采用DMA方式高速传输数据时，数据传送是（）。在总线控制器发出的控制信号控制下完成的在DMA控制器本身发出的控制信号控制下完成的由CPU执行的程序完成的由CPU响应硬中断处理完成的提示在DMA控制器本身发出的控制信号控制下完成的题目堆栈寻址的原则是（）。随意进出后进先出先进先出后进后出提示后进先出题目在独立编址方式下，存储单元和I/O设备是靠（）来区分的。不同的地址和指令代码不同的数据和指令代码不同的数据和地址不同的地址提示不同的地址和指令代码题目长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则下列选项中（）是正确的。两者可表示的数的范围和精度相同前者可表示的数的范围大且精度高后者可表示的数的范围小但精度高前者可表示的数的范围小且精度高提示后者可表示的数的范围小但精度高题目定点运算器用来进行（）。十进制加法运算定点运算浮点运算既进行定点运算也进行浮点运算提示定点运算题目硬连线控制器中，使用（）来区别指令不同的执行步骤。节拍发生器程序计数器指令寄存器控制信号形成部件提示节拍发生器题目输入输出指令的功能是（）。进行算术运算和逻辑运算进行主存与CPU之间的数据传送进行CPU和I/O设备之间的数据传送改变程序执行的顺序提示进行CPU和I/O设备之间的数据传送题目某机字长16位，采用补码定点整数表示，符号位为1位，数值位为15位，则可表示的最小负整数为（）。 − ( 2 15 − 1 ) − 2 15 − ( 2 16 − 1 ) − ( 1 − 2 − 15 ) 提示 − 2 15 题目两个补码数相加，在符号位（）时一定不会产生溢出。不同相同都是1 都是0 提示不同题目下列部件（设备）中，存取速度最快的是（）。光盘存储器 CPU的寄存器主存储器硬盘存储器提示 CPU的寄存器题目程序的执行过程中，Cache与主存的地址映像是由（）。操作系统来管理的程序员调度的由软件自动完成的由硬件自动完成的提示由硬件自动完成的题目微程序控制器中，每一条机器指令由一段用微指令编成的微程序来解释执行。 √ × 提示 √ 题目浮点数的表示范围取决于尾数的位数，精度取决于阶码的位数。 √ × 提示 × 题目基地址寻址方式中，操作数的有效地址等于基址寄存器内容加上形式地址。 √ × 提示 √ 题目定点运算器执行算术运算时会产生溢出，造成溢出的原因是主存容量不够。 √ × 提示 × 题目引入虚拟存储系统的目的，是为了加快外存的存取速度。 √ × 提示 × 题目按数据传送方式的不同，计算机的外部接口可分为串行接口和并行接口两大类。 √ × 提示 √ 题目 (1).微程序控制器是通过（）的衔接区分指令执行步骤的。微指令地址控制存储器微指令寄存器微程序控制器硬连线控制器简单复杂提示微指令地址题目 (2).微程序控制器的控制信号被读出后，还需经过一个（）送到被控制部件。微指令地址控制存储器微指令寄存器微程序控制器硬连线控制器简单复杂提示微指令寄存器题目 (3).相对硬连线控制器，微程序控制器的设计与实现（）。微指令地址控制存储器微指令寄存器微程序控制器硬连线控制器简单复杂提示简单题目 (4).为了获得快一些的运行速度，控制器部件应选择（）。微指令地址控制存储器微指令寄存器微程序控制器硬连线控制器简单复杂提示硬连线控制器题目 (5).（）是微程序控制器的核心部件。微指令地址控制存储器微指令寄存器微程序控制器硬连线控制器简单复杂提示控制存储器题目 (1).只有当合法码的码距d≥3时，校验码才具有（）能力。检错纠错偶数个位奇数个位检错和纠错 1 提示纠错题目 (2).只有当合法码的码距d≥2时，校验码才具有（）能力。检错纠错偶数个位奇数个位检错和纠错 1 提示检错题目 (3).奇偶校验码可以检测出（）出错。检错纠错偶数个位奇数个位检错和纠错 1 提示奇数个位题目 (4).海明校验码具有（）功能。检错纠错偶数个位奇数个位检错和纠错 1 提示检错和纠错题目 (5).循环冗余校验码的检错，是用一个生成多项式对接收到的码字做模2除运算，余数为（）表示码字正确，否则码字有错。检错纠错偶数个位奇数个位检错和纠错 1 提示题目 (1).总线是主机内（）间实现互连并传输信息的一组公共信号线。所有功能部件 CPU与内存时钟频率时钟周期地址时间控制时间总线仲裁数据传送控制提示所有功能部件题目 (2).数据总线的最大数据传输能力与总线的（）和宽度成正比。所有功能部件 CPU与内存时钟频率时钟周期地址时间控制时间总线仲裁数据传送控制提示时钟频率题目 (3).一个总线周期通常由（）和数据时间两个时间段组成。所有功能部件 CPU与内存时钟频率时钟周期地址时间控制时间总线仲裁数据传送控制提示地址时间题目 (4).当出现多个总线主设备同时发出总线使用权请求时，需要总线系统执行（）功能。所有功能部件 CPU与内存时钟频率时钟周期地址时间控制时间总线仲裁数据传送控制提示总线仲裁题目 (5).交换数据过程中，通信设备的双方都需要对时间配合关系进行控制，这就是总线的（）。所有功能部件 CPU与内存时钟频率时钟周期地址时间控制时间总线仲裁数据传送控制提示数据传送控制题目已知定点小数的真值X＝- 0.1001，写出[X] 反，正确结果为（）。

0010 溢出提示溢出题目将十进制数( -0.288 ) 10 转化成二进制数，要求小数点后保留7位数值位，正确结果为（）。 ( -0.0100100 ) 2 ( -0.0100101 ) 2 ( -0.0100110 ) 2 ( -0.0110100 ) 2 提示 ( -0.0100100 ) 2 题目将十六进制数(2B (698) 10 (754) 10 (534) 10 (1243) 10 提示 (698) 10 题目 CPU中的通用寄存器（）。只能存放数据，不能存放地址只能存放地址，不能存放数据可以存放数据和地址不仅存放数据和地址，还可代替指令寄存器提示可以存放数据和地址题目中断允许触发器用来（）。表示外设是否提出了中断请求 CPU是否响应了中断请求 CPU是否正在进行中断处理开放或关闭可屏蔽硬中断提示开放或关闭可屏蔽硬中断题目相对寻址方式中，有效地址等于（）加上偏移量。基址寄存器内容栈指示器内容变址寄存器内容程序计数器内容提示程序计数器内容题目在数据传送过程中，数据由串行变并行或由并行变串行，这种转换是由接口电路中的（）实现的。锁存器移位寄存器数据寄存器状态寄存器提示移位寄存器题目浮点数的数值范围取决于（）。阶码的位数尾数的位数阶码采用的编码尾数采用的编码提示阶码的位数题目逻辑运算中的“逻辑反”是指（）。与运算或运算非运算异或运算提示非运算题目指令流水线需要处理好（）3个方面问题。结构相关、数据相关、控制相关结构相关、数据相关、逻辑相关结构相关、逻辑相关、控制相关逻辑相关、数据相关、控制相关提示结构相关、数据相关、控制相关题目指令系统中采用不同的寻址方式的目的是（）。降低指令译码的难度提高指令读取的速度缩短指令字长，扩大寻址空间，提高编程灵活性实现程序控制提示缩短指令字长，扩大寻址空间，提高编程灵活性题目某机字长16位，采用补码定点小数表示，符号位为1位，数值位为15位，则可表示的最小负数为（）。 − ( 1 − 2 15 ) − ( 1 − 2 − 16 ) − 1 − ( 1 − 2 − 15 ) 提示 − 1 题目两个补码数相加，若它们的符号位不同则（）。有可能产生溢出会产生溢出一定不会产生溢出不一定会产生溢出提示一定不会产生溢出题目若主存每个存储单元的数据为16位，则（）。其地址线也为16位其地址线为8位其地址线与16无关其地址线与16有关提示其地址线与16无关题目在CPU与主存之间加入Cach 扩大主存容量提高存取速度既扩大主存容量又提高存取速度解决CPU和主存之间的速度匹配问题提示解决CPU和主存之间的速度匹配问题题目微程序控制器的运行速度一般要比硬连线控制器更快。 √ × 提示 × 题目奇偶校验码可以校验奇数个位的出错，并能确定出错的位置。 √ × 提示 × 题目直接寻址是在指令字中直接给出存储器中操作数的地址，而不是直接给出操作数本身。 √ × 提示 √ 题目只有定点数运算才可能产生溢出，浮点数运算不会产生溢出。 √ × 提示 × 题目在程序的执行过程中，Cache与主存的地址映像是由操作系统来管理的。 √ × 提示 × 题目随着CPU速度的不断提升，程序查询方式很少被采用的原因是CPU与外设串行工作。 √ × 提示 √ 题目 (1).流水线技术是一种比较经济的、对提高计算机运行速度非常有效的（）处理技术。并行串行数据存储器和指令存储器数据存储器控制相关数据相关不相关最好最不可取提示并行题目 (2).由于多条指令在同一时刻争用统一资源而形成结构相关的情况，可以单独设置（），使它们在不同的存储器中进行操作。并行串行数据存储器和指令存储器数据存储器控制相关数据相关不相关最好最不可取提示数据存储器和指令存储器题目 (3).在遇到条件转移指令时，存在下一步是顺序执行还是转移执行两种可能性，这在流水线中称为（）。并行串行数据存储器和指令存储器数据存储器控制相关数据相关不相关最好最不可取提示控制相关题目 (4). 当指令（）时，它们在流水线中是重叠执行的。并行串行数据存储器和指令存储器数据存储器控制相关数据相关不相关最好最不可取提示不相关题目 (5).从资源利用率和性价比考虑，单指令周期方案（）。并行串行数据存储器和指令存储器数据存储器控制相关数据相关不相关最好最不可取提示最不可取题目 (1).加法器是由（）和相应的逻辑电路组成的。半加器全加器原码补码数据校验检查溢出正确错误异或与或提示全加器题目 (2).定点数的加减法可以由带符号位的原码、反码和补码直接参与运算，其中（）加减法运算的实现规则最简单，电路实现也最方便。半加器全加器原码补码数据校验检查溢出正确错误异或与或提示补码题目 (3).执行补码加减法运算一定要（），否则无法确定是否正确。半加器全加器原码补码数据校验检查溢出正确错误异或与或提示检查溢出题目 (4).使用双符号位执行加减法运算后，若两个符号位不同，即出现01和10，表示运算结果（）。半加器全加器原码补码数据校验检查溢出正确错误异或与或提示错误题目 (5).在数值运算中数值位向符号位进位，或符号位向更高位进位产生的溢出，可以用这两个进位输出的（）操作来判断。半加器全加器原码补码数据校验检查溢出正确错误异或与或提示异或题目 (1).动态存储器DRAM与静态存储器SRAM的读写方法（）。大致相同，断电后数据丢失不同，断电后数据不会丢失成本较低，存取速度较慢成本较高，存取速度较快既可读出又可写入信息只能读出不能写入信息提示大致相同，断电后数据丢失题目 (2).相对静态存储器SRAM，动态存储器DRAM（）。大致相同，断电后数据丢失不同，断电后数据不会丢失成本较低，存取速度较慢成本较高，存取速度较快既可读出又可写入信息只能读出不能写入信息提示成本较低，存取速度较慢题目 (3).相对动态存储器DRAM，静态存储器SRAM（）。大致相同，断电后数据丢失不同，断电后数据不会丢失成本较低，存取速度较慢成本较高，存取速度较快既可读出又可写入信息只能读出不能写入信息提示成本较高，存取速度较快题目 (4).只读存储器ROM，在程序的执行过程中（）大致相同，断电后数据丢失不同，断电后数据不会丢失成本较低，存取速度较慢成本较高，存取速度较快既可读出又可写入信息只能读出不能写入信息提示只能读出不能写入信息题目 (5).随机存取存储器RAM，在程序的执行过程中（）。大致相同，断电后数据丢失不同，断电后数据不会丢失成本较低，存取速度较慢成本较高，存取速度较快既可读出又可写入信息只能读出不能写入信息提示既可读出又可写入信息题目已知X＝0.1101，求[X] 补，正确结果为（）。 01101 00011 10010 10011 提示 01101 题目已知X＝0.1101，Y＝0.0111，求[X - Y] 补，正确结果为（）。 00110 11100 00100 溢出提示 00110 题目将十进制数38转换成二进制数，正确结果为（）。 ( 100110 ) 2 ( 011001 ) 2 ( 100111 ) 2 ( 111001 ) 2 提示 ( 100110 ) 2 题目将十进制数-0.267转换成二进制数，要求小数点后保留7位数值位，正确结果为（）。 ( -0.0100010 ) 2 ( -0.0010001 ) 2 ( -0.0100110 ) 2 ( -0.0011011 ) 2 提示 ( -0.0100010 ) 2 题目指令寄存器IR的位数取决于（）。存储器的容量指令字长机器字长地址总线宽度提示指令字长题目 CPU在处理优先级低的一个中断的过程中，可以响应更高优先级中断，这种解决中断优先级别问题的办法被称为（）。中断嵌套中断请求中断响应中断处理提示中断嵌套题目寄存器间接寻址方式中，操作数在（）中。通用寄存器堆栈主存单元外存储器提示主存单元题目总线仲裁器的作用是确保任何时刻（）。只有一个总线主设备使用总线只有CPU可以使用总线可以有多个总线主设备共享总线内存储器可以获得总线的控制权提示只有一个总线主设备使用总线题目浮点数范围和精度取决于（）。阶码的位数和尾数的位数阶码采用的编码和尾数的位数阶码和尾数采用的编码阶码采用的位数和尾数的编码提示阶码的位数和尾数的位数题目在定点二进制运算器中，加法运算一般通过（）来实现。原码运算的二进制加法器反码运算的二进制加法器原码运算的十进制加法器补码运算的二进制加法器提示补码运算的二进制加法器题目指令流水线需要处理好（）3个方面问题。结构相关、数据相关、控制相关结构相关、数据相关、逻辑相关结构相关、逻辑相关、控制相关逻辑相关、数据相关、控制相关提示结构相关、数据相关、控制相关题目计算机硬件能直接识别和运行的只能是（）程序。机器语言汇编语言高级语言 VHDL 提示机器语言题目下列数中最大的数是（）。（1010011） 2 （42） 8 （10011000）(　　)提示（10011000）(　　)两个补码数相加，若它们的符号位不同则（）。有可能产生溢出会产生溢出一定不会产生溢出不一定会产生溢出提示一定不会产生溢出题目和辅助存储器相比，主存储器的特点是（）。容量小，速度快，成本高容量小，速度快，成本低容量小，速度慢，成本高容量大，速度快，成本高提示容量小，速度快，成本高题目采用虚拟存储器的目的是为了（）。给用户提供比主存容量大得多的物理编程空间给用户提供比主存容量大得多的逻辑编程空间提高主存的速度扩大辅存的存取空间提示给用户提供比主存容量大得多的逻辑编程空间题目一个指令周期通常包含读取指令、指令译码、ALU执行、内存读写和数据写回5个步骤。 √ × 提示 √ 题目海明校验码是对多个数据位使用多个校验位的一种检错纠错编码方案，不仅可以发现是否出错，还能发现是哪一位出错。 √ × 提示 √ 题目指令流水线能够提高系统的性价比，硬件设计与实现也能更加简单。 √ × 提示 × 题目两补码相加，采用1位符号位，当最高位有进位时表示结果产生溢出。 √ × 提示 × 题目在Cache的地址映像中，全相联映像是指主存中的任意一字块均可映像到Cache内任意一字块位置的一种映像方式。 √ × 提示 √ 题目在采用DMA方式高速传输数据时，数据传送是通过为DMA专设的数据总线传输的。 √ × 提示 × 题目 (1).流水线技术是一种比较经济的、对提高计算机运行速度非常有效的（）处理技术。并行串行数据存储器和指令存储器数据存储器控制相关数据相关不相关最好最不可取提示并行题目 (2).由于多条指令在同一时刻争用统一资源而形成结构相关的情况，可以单独设置（），使它们在不同的存储器中进行操作。并行串行数据存储器和指令存储器数据存储器控制相关数据相关不相关最好最不可取提示数据存储器和指令存储器题目 (3).在遇到条件转移指令时，存在下一步是顺序执行还是转移执行两种可能性，这在流水线中称为（）。并行串行数据存储器和指令存储器数据存储器控制相关数据相关不相关最好最不可取提示控制相关题目 (4). 当指令（）时，它们在流水线中是重叠执行的。并行串行数据存储器和指令存储器数据存储器控制相关数据相关不相关最好最不可取提示不相关题目 (5).从资源利用率和性价比考虑，单指令周期方案（）。并行串行数据存储器和指令存储器数据存储器控制相关数据相关不相关最好最不可取提示最不可取题目 (1).对于同一个数值，它的（）与补码数的数值位相同，符号位相反。阶码尾数阶码和尾数浮点数移码数规格化操作隐藏位技术提示移码数题目 (2).浮点数用（）表示数据。阶码尾数阶码和尾数浮点数移码数规格化操作隐藏位技术提示阶码和尾数题目 (3).小数点的位置可以在数据位移动的数据称为（）。阶码尾数阶码和尾数浮点数移码数规格化操作隐藏位技术提示浮点数题目 (4).浮点数的溢出，是由其（）是否溢出表现出来的。阶码尾数阶码和尾数浮点数移码数规格化操作隐藏位技术提示阶码题目 (5).在实用中把浮点数的尾数左移一位，将最高位的1移走，从而提高数值的精度，这项处理称之为（）。阶码尾数阶码和尾数浮点数移码数规格化操作隐藏位技术提示隐藏位技术题目 (1).无论是动态存储器还是静态存储器，都是由（）、地址译码器和输入、输出控制电路组成的。存储矩阵全相联映像组相联映像虚拟存储器高速缓存主存地址空间辅存地址空间局部性局限性提示存储矩阵题目 (2).在Cache的三种映像方式中，（）实际上是对另外两种映像方式的折中，是它们的普遍形式。存储矩阵全相联映像组相联映像虚拟存储器高速缓存主存地址空间辅存地址空间局部性局限性提示组相联映像题目 (3).计算机存储系统中，（）是解决运行大程序主存空间不足所使用的技术。存储矩阵全相联映像组相联映像虚拟存储器高速缓存主存地址空间辅存地址空间局部性局限性提示虚拟存储器题目 (4).虚拟存储器有三种地址空间，其中（）用于存放运行的程序和数据。存储矩阵全相联映像组相联映像虚拟存储器高速缓存主存地址空间辅存地址空间局部性局限性提示主存地址空间题目 (5).多级结构存储器系统，是建立在程序运行的（）原理之上的。存储矩阵全相联映像组相联映像虚拟存储器高速缓存主存地址空间辅存地址空间局部性局限性提示局部性题目已知定点小数的真值X＝- 0.1101，写出[X] 补，正确结果为（）。

11101000 题目将十进制数( 0.71 ) 10 转换为8421BCD码，正确结果为（）。 ( 0.01110001 )(　　)( 10110101 )(　　)提示 ( 0.01110001 )(　　)将( 1A ( 410 ) 10 ( 427 ) 10 ( 444 ) 10 ( 851 ) 10 提示 ( 427 ) 10

1 2