计算机组成原理-第4章_在线真题试卷与模拟练习_计算机组成原理-第4章_考试宝

更新时间：试题数量：购买人数：提供作者：

有效期：个月

章节介绍：共有个章节

收藏

我的练习

我的错题
(0道)

我的收藏
(0道)

我的斩题
(0道)

我的笔记
(0道)

专项练习

顺序练习 0 / 0

随机练习 自定义设置练习量

题型乱序 按导入顺序练习

模拟考试 仿真模拟

题型练习 按题型分类练习

易错题 精选高频易错题

学习资料 考试学习相关信息

搜索

题库预览

[2010] 下列有关 RAM 和 ROM 的叙述中，正确的是。

Ⅰ．RAM 是易失性存储器，ROM 是非易失性存储器

Ⅱ．RAM 和 ROM 都采用随机存取方式进行信息访问

Ⅲ．RAM 和 ROM 都可用作 cache

Ⅳ．RAM 和 ROM 都需要进行刷新

[2014] 某容量为 256MB 的存储器由若干 4M×8 位的 DRAM 芯片构成，该 DRAM 芯片的地址引脚和数据引脚总数是。

[2009] 某计算机主存容量为 64KB，其中 ROM 区为 4KB，其余为 RAM 区，按字节编址。现要用 2KB×8 位的 ROM 芯片和 4KB×4 位的 RAM 芯片来设计该存储器，则需要上述规格的 ROM 芯片数和 RAM 芯片数分别是。

[2010] 假定用若干个 2KB×4 位的芯片组成一个 8K×8 位的存储器，则地址 0B1FH 所在芯片的最小地址是。

[2018] 假定 DRAM 芯片中存储阵列的行数为 r、列数为 c，对于一个 2KB×1 位的 DRAM 芯片，为保证其地址引脚数最少，并尽量减少刷新开销，则 r、c 的取值分别是。

[2019] 假定一台计算机采用 3 通道存储器总线，配套的内存条型号为DDR3-1333，即内存条所接插的存储器总线的工作频率为 1333MHz、总线宽度为 64 位，则存储器总线的总带宽大约是。

[2015] 某计算机使用 4 体交叉编址存储器，假定在存储器总线上出现的主存地址（十进制）序列为 8005、8006、8007、8008、8001、8002、8003、8004、8000，则可能发生访存冲突的地址对是。

[2015] 下列存储器中，在工作期间需要周期性刷新的是。

[2011] 下列各类存储器中，不采用随机存取方式的是。

[2012] 下列关于闪存（Flash Memory）的叙述中，错误的是。

[2017] 下列关于数组 a 的访问局部性的描述中，正确的是。

[2009] 某计算机的 cache 共有 16 块，采用二路组相联映射方式（即每组 2 块）。每个主存块大小为 32B，按字节编址。主存 129 号单元所在主存块应装入的 cache 组号是。

[2012] 假设某计算机按字编址，cache 有 4 行，cache 和主存之间交换的块大小为 1 个字。若 cache 的内容初始为空，采用二路组相联映射方式和 LRU 替换策略。访问的主存地址依次为 0、4、8、2、0、6、8、6、4、8 时，命中 cache 的次数是。

[2015] 假定主存地址为 32 位，按字节编址，主存和 cache 之间采用直接相联映射方式，主存块大小为 4 个字，每个字 32 位，采用写回的方式，则能存放 4K 字数据的 cache 的总容量至少是位。

[2014] 采用指令 cache 与数据 cache 分离的主要目的是。

[2015] 假定编译器将赋值语句“x=x+3;”转换为指令“add xaddr,3”，其中，xaddr 是 x 对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的 TLB，且 cache 使用写穿的方式，则完成该指令功能需要访问主存的次数至少是。

[2010] 下列命中组合情况中，一次访存过程中不可能发生的是。

[2013] 某计算机主存地址空间大小为 256MB，按字节编址。虚拟地址空间大小为 4GB，采用页式存储管理方式，页面大小为 4KB，TLB（快表）采用全相联映射，有 4 个页表项，内容如表 4.12

所示。（含图）

则对虚拟地址 03FFF180H 进行虚实地址转换的结果是。

[2019] 下列关于缺页处理的叙述中，错误的是。

1